СПОСОБ РЕАЛИЗАЦИИ АППАРАТНОГО СЛОЯ VLIW- АРХИТЕКТУРЫ                                      НА БАЗЕ СИСТОЛИЧЕСКИХ СТРУКТУР 

Федюнин Роман Николаевич, кандидат технических наук, доцент, кафедра вычислительной техники, Пензенский государственный университет (г. Пенза, ул. Красная, 40), frn_penza@mail.ru 

004.272.42 

Описывается способ реализации арифметико-логического устройства (АЛУ) специализированных процессоров на базе VLIW-архитектуры. Дается описание функциональных блоков АЛУ для реализации базовых арифметико-логических операций. Показан вариант реализации универсальной ячейки, на базе которой строится вычислительное ядро АЛУ. Приведены примеры вычислительных схем обработки данных АЛУ. Результатом работы являются патентно способные решения, которые нашли практическое отражение в опытно-конструкторских решениях на базе промышленных предприятий г. Пензы. Перспективность решения доказана множеством статей в зарубежной и российской научной прессе и техническими решениями корпораций XILINX и ALTERA. 

Ключевые слова

систолические вычисления, VLIW, конвейерные вычисления, конвейерное умножение. 

 Скачать статью в формате PDF

1. Пат. РФ 2284568. Ячейка однородной вычислительной среды / Федюнин Р. Н., Князьков В. С. Опубл. 27.09.2006, Бюл. № 27.
2. Пат. РФ 2285285. Ячейка однородной среды / Федюнин Р. Н., Князьков В. С. Опубл. 10.10.2006, Бюл. № 28.
3. Федюнин, Р. Н. Современные методы и способы реализации высокоскоростных вычислений / Р. Н. Федюнин // Системный анализ, управление и обработка информации. – 2006. – Спецвыпуск: Специальная техника средств связи. – С. 121–130.
4. URL: www.transmeta.com
5. URL: www.xilinx.com